Après les éco-quartiers, les « quartiers à énergie positive » permettront de produire plus d’énergie qu’ils n’en consomment, grâce à un pilotage intelligent. Pour imaginer ce pilotage, sept partenaires européens, académiques et industriels, -dont Intel Labs, Embix, une co-entreprise d’Alstom Grid et de Bouygues et Bouygues Energies & Services-, viennent de lancer le projet de recherche Cooperate (contrôle et optimisation pour les quartiers à énergie positive). Objectif : développer une plateforme informatique, basée sur les technologies du cloud computing, proposant des services de gestion et d’optimisation énergétique pour développer des quartiers à énergie positive …

publicité

Le projet Cooperate, d’une durée de trois ans, a reçu une subvention de de 3,5 millions d'euros de la Commission Européenne dans le cadre du Septième programme cadre européen pour la recherche. Au total, sept partenaires se sont engagés dans le projet : l'Université RWTH d'Aix-la-Chapelle (chef de file du projet), Bouygues Energies & Services, Embix, le CIT (Cork Institute of Technology), Intel Labs, l’Université de Manchester et le centre United Technologies Research en Irlande (UTRC-Ireland).

L’objet du projet Cooperate est de développer une plateforme logicielle ouverte, évolutive et basée sur le cloud computing. Objectif : offrir des services de pilotage énergétique et d’autres services tels que la sécurité à destination des quartiers à énergie positive. Le projet Cooperate va étudier des thèmes tels que l’effacement, le lissage de la pointe de consommation et l’optimisation de l'énergie produite localement. Il étudiera également les « business models » ad hoc.

L’ambition de Cooperate est de progresser vers des quartiers à énergie positive et de contribuer à atteindre les objectifs 3x20 fixés par la Commission Européenne pour 2020 : faire passer la part des énergies renouvelables dans le mix énergétique européen à 20% ; réduire les émissions de CO2 des pays de l'Union de 20% ; accroître l'efficacité énergétique de 20%.

Cooperate validera ces concepts à grande échelle sur deux sites, le siège de Bouygues Construction, situé à Guyancourt en Région Parisienne, et le campus du CIT à Bishopstown en Irlande.

CATRENE, le programme Eureka de R&D en nanoélectronique qui a succédé à Medea + en 2008 pour une durée de quatre ans, vient d’être prolongé pour une nouvelle durée de quatre ans jusqu’en 2015. Le feu vert a d’ores et déjà été donné pour engager les réflexions pour bâtir un nouveau programme européen de nanoélectronique dans la cadre d’Eureka après l’année 2015, « afin de répondre aux nouveaux défis sociétaux et industriels dans un paysage mondial en pleine évolution » …

L'évaluation à mi-parcours du programme CATRENE a été lancée en octobre 2012 par les autorités publiques, poussés par la France, l'Allemagne et les Pays-Bas avec le soutien des autres pays concernés. Les objectifs étaient d’évaluer les résultats obtenus jusqu'ici (impact économique et sociétal, résultats des recherches en cours et percées technologiques obtenues) et d’examiner les possibilités de façonner un futur instrument Eureka pour la micro-et la nanoélectronique.

Un premier rapport conjoint des groupes de travail sur la façon de mettre en œuvre les recommandations issues de l'évaluation sera préparé pour novembre 2013.

Les ressources annuelles nécessaires de CATRENE (Cluster for Application and Technology Research in Europe on NanoElectronics) représentent environ 2500 personnes/an, soit environ 4 milliards d’euros pour le programme complet.

Alors que les programmes JESSI, MEDEA et MEDEA+ étaient divisés en sous-programmes consacrés aux technologies et aux applications, CATRENE a reconnu d’emblée l’importance croissante de la convergence des technologies et des applications. Ce programme a mis, à ce titre, l’accent sur de vastes marchés applicatifs identifiés, qui ont servi de base au programme de développement des technologies requises. Le concept de « projets-phares » qui aborde des besoins socio-économiques majeurs tels que les transports, la santé, la sécurité, l’énergie et les divertissements par le biais de programmes de R&D dédiés, constitue un aspect-clé de CATRENE.

Ce ne sont encore que des intentions, mais la volonté politique est affichée : la Commission européenne a lancé hier une campagne en faveur d'investissements publics coordonnés dans les secteurs de la micro- et de la nanoélectronique européenne, afin d’inciter les entreprises à investir 100 milliards d’euros entre 2013 et 2020 pour doubler la part de l’Europe dans la production mondiale de semiconducteurs et la porter à près de 20%. 10 milliards d’euros de fonds publics et privés devront être investis dans la R&D (passage au 450 mm ; technologies avancées pour rendre les puces plus rapides et embarquant plus d’intelligence) afin de mettre en œuvre cette politique industrielle et amorcer ce cercle vertueux …

« Je souhaite doubler notre production de puces, de sorte qu'elle atteigne près de 20% de la production mondiale. Je veux que l’Europe produise sur son territoire plus de puces que les États-Unis n'en fabriquent chez eux. L'objectif est réaliste, si nous orientons bien nos investissements », s’est fixé pour objectif Neelie Kroes, vice-présidente de la Commission européenne.

La mise en place de cette stratégie industrielle que la Commission européenne appelle de ses vœux s’articule autour de plusieurs piliers. Tout d’abord le renforcement des trois pôles européens de nanoélectronique de niveau mondial : Grenoble en France, Dresde en Allemagne, ainsi que Louvain en Belgique associé à Eindhoven aux Pays-Bas. Ces trois pôles devront être mis en réseau avec d’autres pôles européens de pointe, que sont notamment Cambridge, la Carinthie, Dublin et Milan. Les trois chantiers principaux de R&D industrielle seront d’abaisser les coûts de production des semiconducteurs grâce au passage à une fabrication sur tranches de 450 mm de diamètre, de rendre les puces plus rapides ("More Moore") et les rendre plus intelligentes ("More than Moore").

Pour amorcer la pompe, la Commission estime qu’il faut mobiliser 10 milliards d’euros provenant de sources privées et de financements régionaux, nationaux et de l’Union européene, dont 5 milliards à dégager dans le cadre d'un partenariat public-privé. Elle met également en avant la nécessité d’une augmentation et d’une coordination accrue des investissements de l’Union et des États membres grâce à une meilleure coopération transfrontière (70% des investissements publics devraient provenir des États membres et 30% de l’Union européenne).

La feuille de route de la Commission européenne s’inspire ainsi largement des préconisations formulées par la profession en novembre dernier : les associations AENEAS et CATRENE avaient alors remis à Neelie Kroes un rapport intitulé « Innovation for the future in Europe : nanoelectronics beyound 2020 », qui traçait les grandes lignes d'une stratégie devant générer un investissement total de 100 milliards d’euros entre 2013 et 2020. A chacun désormais d’engager les fonds nécessaires à cette politique industrielle de reconquête de compétitivité.


La stratégie proposée par la Commission européenne s’inspire largement du rapport remis par la profession fin 2012 à Neelie Kroes.

L’IRT SystemX, Institut de Recherche Technologique dédié à l’ingénierie numérique des systèmes du futur, annonce le lancement d’un premier projet portant sur la fiabilité et la sûreté de fonctionnement, avec un cas d’usage appliqué au transport ferroviaire. « Il s’agira de développer un système embarqué plus performant et plus rapide, moins gourmand en énergie et moins onéreux en vue d’une commercialisation pour le secteur du transport ferroviaire. Dans un second temps, on pourra déployer des briques logicielles adaptables pour les besoins d’autres industries concernées par la problématique de fiabilité et sûreté de fonctionnement, comme dans le secteur de l’automobile ou de l’avionique», explique Paul Labrogère, directeur programme technologies et outils, IRT SystemX …

Ce projet de 36 mois implique Alstom, Apsys, Esterel Technologies, KronoSafe, Scaleo chip et Trusted Labs aux côtés du CEA, de l’INRIA, de l’Institut Mines Télécom et du LRI (Laboratoire de Recherche Informatique) de l’Université Paris Sud.

L’objectif du projet FSF est de concevoir des systèmes embarqués du futur capables d’exécuter les applications de signalisation ferroviaire (gestion des mouvements de train) et répondant aux défis industriels actuels de sûreté de fonctionnement, de cybersécurité et de tolérance aux pannes en matière de densité de calcul et de rationalisation des systèmes. Pour augmenter la puissance de calcul des systèmes embarqués, il s’agira d’intégrer des processeurs multicœurs, plus performants que des monocœurs utilisés en majeure partie aujourd’hui pour ces applications. Réduire sensiblement le nombre de systèmes embarqués permettra de diminuer la consommation énergétique (dissipation de chaleur) et l’espace occupé.

Face à une concurrence croissante provenant du marché asiatique, le coût global du système embarqué représente également un des enjeux cruciaux du projet FSF: certes le coût des matières premières (cartes électroniques, composants logiciels) est important, mais le coût lié à la complexité de développement est également très élevé. Le rapport Dominique Potier sur les «Briques génériques du logiciel embarqué», remis en octobre 2010, rappelle en effet la complexité et l’automatisation limitée– et donc les coûts élevés–des tâches de vérification et de validation (de 40% à 50% du coût total de développement), d’intégration matériel/logiciel et de certification dans le cas de produits soumis à des réglementations en matière de sûreté. L’idée est d’améliorer la chaîne de conception des systèmes embarqués en développant des mécanismes qui vont exploiter des COTS (Component Off-The-Shelf), c’est-à-dire des composants standards du commerce, moins chers et en grande série.

Les systèmes embarqués développés au sein du projet FSF seront installés dans les systèmes à bord des véhicules pour la gestion de la signalisation et également au sol pour le tracé des voies autorisées pour les trains.

L’IRT SystemX, porté par le Campus Paris Saclay et labellisé par le pôle de compétitivité Systematic Paris-Region, est dédié à l’ingénierie numérique des systèmes du futur avec deux programmes de recherche : « Systèmes de systèmes » et « Technologies & outils d’ingénierie numérique » et un programme de formation.

Cette Fondation de Coopération Scientifique (FCS) va développer des briques technologiques permettant de piloter les systèmes complexes dans de nombreux secteurs interactifs en termes d’innovation et en pleine révolution technologique : réseaux multimodaux de transport, réseaux intelligents d’énergie, systèmes de traitement de données pour la sécurité.

Rassemblant 44 partenaires dont 35 industriels, l’IRT SystemX a comme rôle de faciliter le transfert de technologies et de compétences vers l’industrie.

L’IRT SystemX prévoit un budget de 90 millions d’euros sur la période 2013-2015 financés à 50% par l’Etat, première tranche issue d’une dotation de 336 millions d’euros dans le cadre des « Investissements d’Avenir » gérée par l’ANR.

Le lancement de Places2Be, un projet européen d'une durée de trois ans et d'une valeur de 360 millions d'euros impliquant la construction de deux lignes-pilotes afin de soutenir l'industrialisation de la technologie de silicium sur isolant totalement déplétée FD-SOI (Fully Depleted-Silicon-On-Insulator), a été annoncé aujourd’hui par un groupement de 19 grandes entreprises et institutions universitaires européennes. Dirigé par STMicroelectronics, le projet Places2Be (« Pilot Lines for Advanced CMOS Enhanced by SOI in 2x nodes, Built in Europe ») a pour vocation de soutenir le déploiement d'une ligne-pilote FD-SOI dans les nœuds de 28 nm et suivants, ainsi que d'une deuxième source qui permettra la fabrication en volume en Europe. Deux lignes-pilotes FD-SOI seront ainsi installées à Grenoble chez ST et à Dresde chez Globalfoundries …

La technologie sur silicium sur isolant totalement déplétée FD-SOI (« Fully-Depleted Silicon-On-Insulator ») améliore le contrôle électrostatique du canal du transistor, ce qui augmente les performances et le rendement énergétique des transistors. Plus précisément, Places2Be utilise la filière FD-SOI Ultra-Thin Body & Buried oxide (UTBB), qui autorise la mise au point dynamique des performances des transistors - de la basse consommation à haute vitesse - en cours de fonctionnement. La technologie FD-SOI est une alternative basse consommation et haute performance aux traditionnelles technologies silicium et FinFET massives. Les premiers systèmes sur puce réalisés en FD-SOI devraient être utilisés dans des produits électroniques grand public, informatiques et de connectivité réseau.

Places2Be a vocation à favoriser la création d'un écosystème européen dans le domaine de la conception microélectronique en s'appuyant sur cette plate-forme FD-SOI, et à explorer la voie à suivre vers la prochaine étape de cette technologie (14/10 nm).

Avec un budget de près de 360 millions d'euros, la participation de 19 partenaires représentant 7 pays et l'implication prévue d'environ 500 ingénieurs sur trois ans à travers l'Europe, Places2Be est le plus important projet lancé à ce jour dans le cadre d'un partenariat public-privé (Joint Undertaking - JU) de l'ENIAC, le Conseil consultatif pour l'initiative européenne des nanotechnologies avec le soutien des pouvoirs publics des pays participants. Places2Be est l'un des projets de lignes-pilotes de fabrication de technologies clés (KET) octroyés par l'entreprise commune ENIAC-JU pour développer des technologies et des domaines d'application ayant un impact sociétal important.

Les sources de fabrication de la technologie FD-SOI pour ce projet sont implantées dans les deux grands pôles de la microélectronique européenne : la ligne-pilote de STMicroelectronics de l'usine de Crolles (Isère), et la deuxième source dans l'usine Fab 1 de GlobalFoundries à Dresde (Allemagne). Rappelons que ST avait signé un accord en juin 2012 pour permettre à Globalfoundries d’accéder à sa technologie FD-SOI (voir notre article).

Chez ST, la capacité de l’usine de Crolles en technologie FD-SOI doit être portée à 1000 tranches par semaine à la fin de l’année. Cette année, ST va investir dans le développement d’une technologie FD-SOI 14 nm, en vue de la livraison des premiers échantillons à la mi-2014. D’ici 2 à 3 ans, la technologie FD-SOI devrait représenter 1/3 de la production à Crolles (voir notre article).

Membres du projet Places2Be :
• ACREO Swedish ICT, Suède
• Adixen Vacuum Products, France
• Axiom IC, Pays-Bas
• Bruco Integrated Circuits, Pays-Bas
• Commissariat à l'énergie atomique et aux énergies alternatives, France
• Dolphin Integration, France
• Ericsson, Suède
• eSilicon Romania, Roumanie
• Forschungzentrum Jülich, Allemagne
• GlobalFoundries Dresde, Allemagne
• Grenoble INP, France
• IMEC Interuniversitair Micro-Electronica Centrum, Belgique
• Ion Beam Services, France
• Mentor Graphics France, France
• Soitec, France
• ST-Ericsson
• STMicroelectronics (Crolles2 SAS, SA, Grenoble SAS), France
• Université Catholique de Louvain, Belgique
• Université de Twente, Pays-Bas


Cliquez sur l’image pour voir une vidéo présentant la technologie FD-SOI sur YouTube :

Le CEA-Léti a annoncé que l'achèvement récent du programme HELIOS place l'Europe en bonne voie pour la conception et la fabrication à grande échelle de composants photoniques sur silicium. Ce projet financé à hauteur de 8,5 millions d'euros par la Commission européenne a développé une filière de conception et de fabrication complète permettant d'intégrer une couche photonique sur un circuit CMOS en utilisant des procédés de fabrication microélectroniques …

HELIOS, placé sous la coordination du Léti, a aussi présenté un flot de conception complet compatible avec les outils de CAO standards, intégrant la conception de composants photoniques sur silicium et de systèmes électroniques/photoniques.

« Conserver des activités de conception et d'intégration de puces photoniques en Europe est d'une grande importance stratégique pour concurrencer les autres pays et encourager l'innovation dans les entreprises européennes de microélectronique. Le fait qu'HELIOS ait réussi à créer les éléments fondamentaux qui permettront d'intégrer la photonique aux circuits CMOS en mettant le procédé à disposition de nombreux utilisateurs, souligne le rôle clé que joue en Europe une coopération technologique d'envergure, dans un environnement industriel mondial très compétitif », commente Laurent Malier, Directeur du Léti.

La photonique silicium est considérée comme cruciale pour le développement des télécommunications et des interconnexions optiques dans les circuits microélectroniques, car l'intégration de fonctions photoniques et électroniques sur une même puce présente des avantages en terme de coûts. La photonique silicium peut apporter des solutions peu onéreuses pour un grand nombre d’applications comme les communications et les interconnexions optiques entre puces électroniques et cartes de circuits imprimés, dans le traitement du signal optique, la détection optique et les applications biologiques.

HELIOS, lancé en 2008 par la Commission européenne, avait pour principal objectif de développer les fonctions élémentaires essentielles, comme les sources optiques à haut rendement (sur silicium ou par intégration hétérogène de III-V sur silicium), les modulateurs haute vitesse et les photodétecteurs. Le projet, qui comprenait 20 membres (*), a aussi entrepris de combiner ces éléments pour présenter des démonstrateurs complexes répondant à divers besoins du secteur.

Il s'agit notamment d'un modulateur 10 Gb/s intégré avec circuit électronique BiCMOS, un émetteur-récepteur 16 x 10 Gb/s pour des applications WDM-PON, un système de transmission sans fil photonique QAM à 10 Gb/s et un module émetteur-récepteur mixte analogique et numérique pour antennes multifonctions.

(*)Membres du programme HELIOS :

- CEA-Léti, coordonnateur (France)
- IMEC (Belgique)
- CNRS (France)
- Alcatel Thales III-V lab (France)
- Université de Surrey (RU)
- IMM (Italie)
- Université de Paris-Sud (France)
- Université de Valence (Espagne)
- Université de Trente (Italie)
- Université de Barcelone (Espagne)
- 3S Photonics (France)
- IHP (Allemagne)
- Université de Berlin (Allemagne)
- Thales (France)
- DAS Photonics (Espagne)
- ams AG (Autriche)
- Université de Vienne (Autriche)
- Phoenix BV (Pays-Bas)
- Photline Technologies (France)
- Université de Southampton (RU)