De passage à Paris à la mi-octobre à l’occasion d’un séminaire clients pour Thales et Alcatel-Lucent, Wally Rhines, CEO de Mentor Graphics, nous a fait part de sa vision du futur de la conception en électronique et de la façon dont Mentor comptait y répondre. Selon le p-dg de Mentor, nous sommes à l’aube d’une rupture dans l’évolution des technologies de fabrication de circuits intégrés qui imposera de nouvelles règles de conception pour continuer à innover …

publicité

Depuis des décennies, le passage à une technologie aux géométries plus fines était le garant d’un coût de production par transistor plus faible. Si l’on s’en tient aux technologies submicroniques, à chaque nouvelle génération de process, on assistait à un doublement du nombre de transistors par surface de silicium ou à une réduction de 50% de la taille de la puce à fonctions équivalentes. Tous les 18 mois, la loi de Moore était ainsi en moyenne vérifiée et respectée. Le passage du 28 nm au 20 nm rompt ce bel équilibre. Pour Wally Rhines, le 28 nm fournit le meilleur coût de production par transistor jamais atteint dans l’industrie et il n’est pas sûr que les générations suivantes (20 nm, 14 nm, 7 nm) continueront d’abaisser ce coût de production. Le consensus actuellement est plutôt de considérer qu’il va augmenter. La nécessité de recours à des doubles voire des triples expositions/gravures du motif de la puce, le retard pris par l’avènement industriel de la lithographie dans les UV extrêmes (EUV), le surcoût liés à l’introduction de technologies dites FinFET à partir du 20 ou 14 nm, font que malgré l’augmentation du nombre de transistors à surface équivalente, le coût de production par transistor devrait augmenter.

Que faire alors pour préserver l’écosystème de l’industrie des semiconducteurs qui a permis à toute la chaîne de valeur (fournisseurs, fondeurs, fabricants de semiconducteurs, clients) de vivre avec des marges confortables au cours des dernières décennies ? En d’autres termes, comment maintenir une croissance annuelle de 70% du nombre de transistors utilisés en continuant de réduire le coût par fonction ?

Il faudra sans doute explorer d’autres voies pour continuer à faire vivre l’innovation, prévient Walter Rhines. L’empilage de puces nues ou les boîtiers 3D sont l’une des réponses plausibles à court terme pur accroître la densité des puces et augmenter les fonctions sans réduire les géométries. D’autres technologies plus éloignées du stade de la maturité devront également être explorées. Et le p-dg de Mentor de citer, pêle-mêle, la photonique sur silicium, l’électronique de spin, ou bien encore les puces biologiques. Le stockage basé sur des puces ADN, en particulier, lorsqu’il sera maîtrisé, permettrait un gain de de 10-puissance-9 en matière de consommation et d’un facteur 1000 en densité de stockage par rapport à la technologie actuelle des flash NAND.

L’innovation dont on ne sait aujourd’hui quel chemin elle empruntera est, à ses yeux, la seule solution pour continuer à obtenir une croissance de 70% par an du nombre de transistors utilisés dans le monde et d’effacer le surcoût de production des technologies les plus fines (double ou triple exposition, FinFET, etc.) à moins de faire pression sur les fondeurs pour leur faire baisser leurs prix en rognant sur leurs marges (on n’en prend pas le chemin), de pressuriser les marges des fabricants de semiconducteurs, ou de ralentir l’innovation au niveau des produits. Après tout, l’Internet des Objets dont on nous parle sans cesse ne nécessite pas partout de recourir à des puces à la pointe des technologies pour ces milliards d’éléments. Quant aux produits qui réclament les circuits les plus avancés tels les smartphones, les consommateurs accepteront-ils qu’entre chaque génération de produits, le gain de performances soit moins élevé que par le passé ?

Dans ce contexte non encore stabilisé, l’entreprise estime que l’avenir de la CAO se jouera de plus en plus au niveau système. Or, Mentor tire près de 50% de ses revenus de la CAO au niveau système. Dans les semiconducteurs, les fabricants semblent avoir atteint un plafond pour leurs dépenses de CAO depuis de nombreuses années : 2% de leur chiffre d’affaires, selon le p-dg de Mentor, qui se plait à rêver que les fabricants de systèmes électroniques un jour en fassent autant en renforçant l’automatisation de leurs moyens de conception. 2% de 2000 milliards de dollars. Voilà qui ferait bondir le chiffre d’affaires des ténors de la CAO. D’ici là, ils devront continuer à innover, en étant à l’écoute de leurs clients pour anticiper leurs besoins (l’analyse thermique était à peine un souci il y a encore 10 ans) et rester à l’affût des pépites des jeunes pousses qui se créent. Une grande partie de la croissance des trois leaders de la CAO électronique provient de sociétés qu’ils ont rachetées. La vigilance, en ces temps de ruptures technologiques à venir, reste le maître mot pour les entreprises de CAO.