<
| |
| publicité |  |
|
br>
ST-Ericsson, fournisseur de semiconducteurs et de plates-formes de communications sans fil, a sélectionné la technologie de transistors à structure planaire dite totalement ‘déplétée’ sur silicium sur isolant (FD-SOI) de
Soitec pour les plates-formes mobiles de nouvelle génération.
Cette annonce intervient une semaine après la décision d’AMD de renoncer au SOI pour la fabrication de ses microprocesseurs à partir de la technologie 28 nm.
Les substrats de Soitec – présentant une couche de silicium extrêmement mince qui prédétermine des caractéristiques critiques du transistor – forment la base sur laquelle ces transistors ‘fully depleted’ sont fabriqués.
« La prochaine génération de terminaux mobiles destinés au grand public exigera une plus grande facilité d’utilisation et des performances plus élevées sans diminuer la durée de vie des batteries », explique Louis Tannyeres, chief chip architect chez ST-Ericsson. « En plus d’innovations au niveau de la conception générale du système, il est primordial de pouvoir s’appuyer sur les derniers progrès effectués dans le domaine de la technologie silicium pour apporter de nouvelles performances et une plus grande efficacité énergétique. Les résultats de nos travaux avec STMicroelectronics sur le procédé FD-SOI ont démontré que cette technologie est capable d’offrir ces avantages à un coût compétitif et en apportant une forte différentiation à nos solutions. »
Les tranches de Soitec permettent d’améliorer les performances tout en réduisant la consommation au niveau de la batterie – au point de pouvoir constater jusqu’à 35% de baisse de cette consommation en condition de performance maximale, assure le communiqué de Soitec.
STMicroelectronics et ses partenaires - le Léti, Soitec et IBM - ont investi plusieurs années de R&D dans la technologie FD-SOI. STMicroelectronics a d’ailleurs récemment mis en exergue la différentiation fondamentale qu’amène cette technologie comparée à la technologie CMOS conventionnelle, tant au niveau des performances que de l’efficacité énergétique sur des circuits gravés en 28 nm et au-delà », explique Joël Hartmann, assistant general manager, Technology R&D, chez STMicroelectronics.
