Des chercheurs français repoussent les limites de miniaturisation des composants électroniques. Une équipe du Laboratoire d’analyse et d’architecture des systèmes (LAAS–CNRS, Toulouse) et de l’Institut d’électronique, de microélectronique et de nanotechnologie (CNRS/Université Lille1/Université de Valenciennes et du Hainaut-Cambresis/Isen) viennent de construire un transistor de taille nanométrique au comportement remarquable pour un dispositif de cette dimension. Pour y parvenir, les chercheurs ont conçu une architecture originale en trois dimensions composée d’un réseau vertical de nanofils de 200 nm de longueur dont la conductivité est contrôlée par une grille de seulement 14 nm de longueur …

publicité

Ces résultats, publiés dans la revue Nanoscale, ouvrent la voie à des alternatives aux structures planaires des microprocesseurs et des mémoires actuels. Ces transistors 3D permettraient ainsi d’accroître la puissance des dispositifs microélectroniques.
Un brevet a été déposé pour ces transistors. Les chercheurs veulent actuellement miniaturiser encore davantage la taille de la grille. Celle-ci pourrait être inférieure à 10 nm tout en offrant encore un contrôle du transistor satisfaisant. De plus, ils veulent commencer à concevoir, de concert avec des industriels, les dispositifs électroniques futurs qui mettront à profit l’architecture 3D de ces transistors.

Plus d’infos