IDT annonce un jeu de circuits de génération d’horloges à faible niveau de bruit, optimisé pour les cartes radio des stations de base sans-fil. Il vient compléter l'offre étendue d'IDT dans la chaine de traitement des signaux de communication, en offrant aux concepteurs les outils nécessaires pour résoudre les problèmes de bruit de phase, et élaborer des systèmes sans-fil performants. Le chipset IDT 8V19N4xx est constitué d'un circuit PLL (Phase Lock Loop ou boucle à verrouillage de phase) conforme au standard d’interfaçage série JESD204B et d'un synthétiseur d'horloge, conçus pour répondre aux exigences de fréquence élevée et de faible bruit de phase pour les infrastructures radio 2G, 3G et 4G LTE …

publicité

• S'appuyant sur la technologie FemtoClock NG d'IDT, les caractéristiques de faible bruit de phase permettent aux convertisseurs CAN (analogique-numérique) et CNA (numérique-analogique) de fonctionner avec une grande précision et de très faibles niveaux de distorsion.
• Ceci se traduit par une meilleure intégrité du signal en transmission et une sensibilité améliorée en réception, autorisant un débit de données supérieur et un BER (Bit Error Rate, ou taux d'erreurs de bits) amélioré.
• Le chipset IDT 8V19N4xx génère de multiple signaux d'horloges synchronisés et largement configurables, ainsi que les signaux SYSREF nécessaires aux applications JESD204B. Ceci permet aux clients d'utiliser un chipset de synchronisation standard et économique, offrant une grande souplesse, au lieu de multiples PLL, synthétiseurs, et autres buffers.
• Ces dispositifs intègrent un circuit d'atténuation de gigue (jitter) d'horloge, permettant de simplifier le design du système, et d'utiliser un VCXO basse-fréquence à bas coût pour réduire les coûts système.

Référence : 8V19N4xx
Fournisseur : IDT

| DATASHEET | PLUS D'INFOS | PRODUITS SIMILAIRES |