<

publicité

br> En réduisant drastiquement la consommation de sa prochaine gamme de FPGA grâce au procédé de fabrication HPL (High Performance, Low Power) 28 nm du fondeur taïwanais TSMC, Xilinx, numéro un mondial des circuits programmables, pourra s’aventurer sur des terrains aujourd’hui encore interdits aux FPGA pour des problèmes de consommation ; l’Américain, qui a unifié l’architecture de sa série 7, décline sa gamme en trois familles suivant un compromis coût/performance : Artix vise la basse consommation et les prix bas, Kintex, le meilleur compromis prix-performance et Virtex les performances les plus élevées (jusqu’à 2 millions de cellules logiques).

Les suites logicielles de conception sont d’ores et déjà disponibles pour permettre au client de concevoir son application, alors que les premiers circuits physiques de la série 7 seront échantillonnés à partir du premier trimestre 2011.

Jusqu’ici, Xilinx commercialisait deux familles différentes (la famille Virtex pour privilégier les performances ; la famille Spartan pour privilégier les volumes et les coûts) avec des architectures différentes, ce qui nécessitait donc de concevoir des blocs d’IP spécifiques pour chaque famille.

La famille Kintex sera la première à être introduite sur le marché ; par rapport à un Virtex-6 40 nm, elle offre des performances comparables avec une consommation électrique et un coût réduits de 50%. Ce qui lui ouvre, par exemple, les portes des prochaines stations de base 3G-LTE. Xilinx fournit ainsi l’exemple de la partie radio d’une station LTE conçue avec un Virtex-6 et développé avec un Kintex-7 : la puissance consommée est réduite de 48% (ou la bande passante est portée de 368 MHz à 491 MHz) et le coût du FPGA est réduit des deux-tiers.

Artix s’adresse, lui, à des applications de volume et de faible coût (30% de performance en plus, un prix inférieur de 35% et une consommation et une taille de puce réduite de 50% par rapport à un Spartan-6). Xillinx donne l’exemple d’un Artix qui remplace 9 composants pour commander les moteurs des lentilles du zoom d’un appareil-photo numérique : il permet de réduire la consommation de 37%, le prix de la solution de 66% et la taille des puces de 85%.

Enfin, le Virtex Série 7 offrira des performances à ce jour inaccessibles. Dans le cas d’une application télécoms filaire, Xilinx montre que sans le procédé HPL de TSMC la consommation du FPGA équivalant à l’Asic qui remplit aujourd’hui cette fonction serait rédhibitoire.

« La complexité croissante des circuits dédiés fait que les coûts de développement atteindront bientôt 100 M$ en technologie 28 nm, puis 150 M$ pour le nœud technologique suivant en 22 nm. Un montant qui ne sera bientôt plus possible de justifier », analyse Vin Ratford, vice-president du marketing mondial de Xilinx. Pour sa part, Xilinx a investi 600 M$ pour le développement de la série 7. Une somme que le fabricant américain s’attend à devoir investir tous les deux ans : le 22 nm devra, en effet, être prêt dans deux ans.