En bref Mercredi 03 Juillet @ VIPress.netCircuit de cryptologie pour la sécurité des terminaux nomades ou connectés
Tirant partie de son expérience dans les produits de sécurité, le fondeur de Corbeil-Essonnes Altis annonce un produit, intégrant technologies et cryptologie à l’état de l’art, pour satisfaire les besoins en sécurité et performance des terminaux nomades ou connectés. Ce circuit intégré embarque un processeur RISC 32 bits, compact et sécurisé, et plusieurs coprocesseurs de cryptologie symétrique et asymétrique, ainsi qu’un générateur de nombres aléatoires (TRNG), conforme à la norme AIS31, permettant la génération de clés privées et publiques et des mémoires. Ce circuit PLM est durci et peut résister aux attaques et virus sophistiqués …
• Il sera évalué et certifié selon le standard ISO Critères Communs niveau EAL4+. Le circuit sécurisé chiffre et déchiffre à la volée les fichiers ou flux de données entrant ou sortant du terminal hôte. Il peut être utilisé pour l’authentification forte de l’usager. Les données peuvent être hachées, pour assurer le contrôle d’intégrité. Il peut être utilisé dans les solutions d’Infrastructures de Gestion de Clés (IGC) fortement sécurisées, comme pour la signature ou les certificats électroniques.
• Son haut débit de 100 Mb/s (bidirectionnel) et sa faible consommation donneront un avantage par rapport aux produits existants de solutions sécurisées pour les mobiles ou les terminaux connectés. Son débit inégalé répondra en particulier aux exigences des terminaux de nouvelle génération.
• Altis introduit en parallèle l’Authent’IC µSD100, une carte µSD intégrant le circuit PLM et une mémoire de masse Flash. Il peut être inséré dans tout port µSD d’un terminal Androïd. La carte µSD, un facteur de forme choisi pour sa densité et son usage croissant dans les terminaux de communication connectés, est un outil efficace pour le stockage sécurisé et les usages de type BYOD (Bring your own device). Un kit de développement sera disponible pour permettre de développer des applications sécurisées tirant parti de ce produit de sécurité forte.
• Les échantillons de PLM IC et Authent’IC µSD100 sont prévus en novembre 2013. La montée en production, après la certification Critère Communs, est planifiée pour le deuxième trimestre 2014.
Référence : PLM IC et Authent’IC µSD100
Fournisseur : Altis
| [L]http://www.businesswire.com/news/bwges-semiconductor/20130703005178/en|DATASHEET[/L] | [L]http://www.altissemiconductor.com/fr/|PLUS D'INFOS[/L] | [L]http://vipress.europelectronics.net/h/datasheets.php?MD=2|PRODUITS SIMILAIRES[/L] |
Jeu de circuits de génération d’horloges à faible niveau de bruit
IDT annonce un jeu de circuits de génération d’horloges à faible niveau de bruit, optimisé pour les cartes radio des stations de base sans-fil. Il vient compléter l'offre étendue d'IDT dans la chaine de traitement des signaux de communication, en offrant aux concepteurs les outils nécessaires pour résoudre les problèmes de bruit de phase, et élaborer des systèmes sans-fil performants. Le chipset IDT 8V19N4xx est constitué d'un circuit PLL (Phase Lock Loop ou boucle à verrouillage de phase) conforme au standard d’interfaçage série JESD204B et d'un synthétiseur d'horloge, conçus pour répondre aux exigences de fréquence élevée et de faible bruit de phase pour les infrastructures radio 2G, 3G et 4G LTE …
• S'appuyant sur la technologie FemtoClock NG d'IDT, les caractéristiques de faible bruit de phase permettent aux convertisseurs CAN (analogique-numérique) et CNA (numérique-analogique) de fonctionner avec une grande précision et de très faibles niveaux de distorsion.
• Ceci se traduit par une meilleure intégrité du signal en transmission et une sensibilité améliorée en réception, autorisant un débit de données supérieur et un BER (Bit Error Rate, ou taux d'erreurs de bits) amélioré.
• Le chipset IDT 8V19N4xx génère de multiple signaux d'horloges synchronisés et largement configurables, ainsi que les signaux SYSREF nécessaires aux applications JESD204B. Ceci permet aux clients d'utiliser un chipset de synchronisation standard et économique, offrant une grande souplesse, au lieu de multiples PLL, synthétiseurs, et autres buffers.
• Ces dispositifs intègrent un circuit d'atténuation de gigue (jitter) d'horloge, permettant de simplifier le design du système, et d'utiliser un VCXO basse-fréquence à bas coût pour réduire les coûts système.
Référence : 8V19N4xx
Fournisseur : IDT
| [L]http://www.idt.com/products/clocks-timing/jitter-attenuation-and-frequency-translation/vcxo-pll-jitter-attenuators/8v19n486i-02-femtoclock-ng-jesd204b-compliant-rf-pll?utm_campaign=clocks_timing&utm_source=press_release&utm_medium=press_release&utm_content=npa068_8v19n4x_rf_pll_130610|DATASHEET[/L] | [L]http://www.idt.com/products/clocks-timing?utm_campaign=clocks_timing&utm_source=press_release&utm_medium=press_release&utm_content=npa068_8v19n4x_rf_pll_130610|PLUS D'INFOS[/L] | [L]http://vipress.europelectronics.net/h/datasheets.php?MD=1|PRODUITS SIMILAIRES[/L] |
© VIPRESS - Soyez le premier informé !
Mentions légales
